intel love 14nm cdh

Intel et son 10 nm : d’une conception trop agressive aux déboires de Cannon Lake

Ce n’est un secret pour personne, le 10 nm Intel a été une arlésienne digne des plus gros vaporwares, avec un retard accumulé de plus de 5 ans, ayant donné naissance à un (trop) grand nombre de refreshs de la 6ème itération de l’architecture Core, Skylake.

 

intel love 14nm cdh

 

En effet, alors qu’Intel utilisait auparavant un schéma Tick-Tock (rien à voir avec l’application sociale chinoise) consistant à améliorer la finesse de gravure à architecture constante d’une part, puis retravailler la microarchitecture tout en conservant la même finesse d’autre part. Ce choix est on ne peut plus rentable du point de vue de développement : utiliser une architecture connue pour étalonner une nouvelle finesse permet de quantifier aisément les gains, de même qu’une finesse connue permet de gagner du temps sur la mise en application de nouveaux circuits logiques.

 

C’est, entre autres, ce schéma qui a permis au géant bleu de se trouver dans une position dominante tant que les progrès des lithographies suivaient, avec la canonique suite des premiers i7 : Nehalem, Sandy Bridge, Ivy Bridge, Haswell, Broadwell, Skylake. L’histoire est désormais connue de tous : Cannon Lake, qui aurait dû être le die shrink de Skylake n’a jamais vu le jour (excepté les i3-8121U, probablement issues des lignes de tests de 10 nm), faute d’une gravure stable.

 

Comment cela a-t-il pu être possible ? Regardons ensemble les objectifs de chaque gravure par rapport au concurrent. Notez bien que les tailles n’ont plus rien à voir avec l’appellation commerciale, car la taille est donnée en équivalent par rapport aux transistors en 2D pure (c’est-à-dire « la finesse de gravure équivalente qu’il faudrait avoir en gardant uniquement les technologies du 32 nm pour obtenir des performances similaires »), et nous constatons, effectivement, que le 10 nm d’Intel est loin d’être équivalent au 10 nm TSMC… Une constatation qui ne nous étonne pas vraiment, puisque l’analyse du 7 nm faisait déjà état des mêmes faits.

 

Caractéristique Intel 14 nm Intel 10 nm TSMC 10 nm TSMC 7 nm
Technologie DUV DUV DUV EUV
Fin Pitch 42 nm 34 nm 36 nm 30 nm
Gate Pitch 70 nm 54 nm (Haute Densité) 66 nm

57 nm (Haute Densité)

60 nm (Hautes Performances)

Min Metal Pitch 52 nm 36 nm 42 nm 40 nm
Hauteur cellule 399 nm 272 nm (HD) ? ?

 

Inutile de rentrer plus dans le technique, mis à part le fait que ces grandeurs correspondent à différentes mesures de la taille d’une cellule comprenant plusieurs transistors ; ces premières devant être préférablement faibles pour limiter la consommation. Notez qu’un grand gate pitch améliore significativement la montée en fréquence au détriment de la consommation (c’est d’ailleurs ce qui a été fait pour la 9e génération de CPU Intel avec le passage de 70 nm à 84 nm, d’où la barrière franchie des 5 GHz ; et qui explique la différence entre le 14 nm utilisé pour graver le chipset et les CPU mobiles, et le 14 nm pour les CPU de bureau hautes performances). Sur les valeurs de gate pitch et de min metal pitch, les bleus ont été plus gourmands que le (premier) 7 nm de TSMC, tout en refusant l’utilisation de l’EUV.

 

transistor fin improvement wikichip

Les progrès des finesses de gravure, en images

 

Le projet était, à l’époque, de consommer 50 % moins à fréquence égale, ce qui se traduit par 25 % de performances en plus à consommation égale, le tout accompagné d’un facteur 2,7 sur la densité des cellules. Pour cela, le géant bleu utilise un assemblage de diverses technologies comprenant une manufacture composée de 13 couches, un procédé appelé COAG (Contact Over Active Gate), des interconnecte en cobalt, ainsi que de nombreuses autres optimisations.

 

Tout ne s’est pas passé comme prévu : en juillet 2015, Intel accuse une mauvaise mise au point des étapes répétitives nécessaires à l’application des couches et blâme des rendement miséreux, et promettait encore une production stable en 2017… Il a en fin de compte fallu attendre 2019 et la seconde génération de 10 nm, parfois appelée à tort 10 nm+, pour obtenir des processeurs en grande quantité, en passant par l’Israël qui a, au passage, dû modifier le procédé initial.

 

Pour la suite, Tiger Lake devrait inaugurer le 10 nm+, en espérant répondre aux attentes des intégrateurs, espérant un ratio performance/consommation dépassant TSMC (et ainsi AMD) afin de conserver leur partenariat. Néanmoins, un 10nm++ serait également dans la ligne de visée de la firme, alors même que 2021 serait annoncé comme le début de la production du 7 nm, dont le fameux Ponte Veccio fera usage. Un beau sac de nœuds, donc, mais porteur d’espoir pour un renouveau de la firme… dans, encore, une bonne poignée de mois. En attendant, il faudra se contenter de Comet Lake pour les utilisateurs les plus demandeurs. (Source : EEtimes)

0
Would love your thoughts, please comment.x
()
x