tsmc futur wafer voyant

Le node 3 nm a des chances de devenir le futur mainstream des semi-conducteurs

L’évolution de la gravure des semi-conducteurs continue son chemin, et l’exploitation de certaines technologies comme l’EUV permet d’améliorer le rendement et l’efficacité dans la production des dies. Mais l’aventure ne s’arrête plus au 7 nm, et certains fondeurs comme TSMC ou Samsung ont déjà annoncé la production de puces en 5 nm. Mais il semblerait que ce node ait une durée de vie plus courte que prévue, puisque les deux fondeurs ont chacun un 3 nm de prévu, voire du 2 nm en même temps. Mais si cette course aux transistors de petite taille a repris de plus belle, quels sont les intérêts réels à vouloir descendre aussi bas et aussi rapidement ?

 

Dans la réalité, il faut s’orienter vers la conception plus moderne des puces pour comprendre l’intérêt. Traditionnellement, les fondeurs avaient tendance à tout mettre dans un seul die, ce qui était largement faisable sur des gravures plus grosses. Mais réduire la taille n’a pas un intérêt immense sur l’ensemble des modules d’une puce, ce qui rend inutile de tout mettre à la même taille. C’est ce qui a poussé AMD a adopter une architecture par chiplet par exemple, considérant les I/O moins sensibles que les unités de calculs.

 

Multiplier les nodes permettrait donc d’obtenir des puces avec différents chiplets à des gravures différentes et optimisées selon les besoins. Ainsi, là où la vitesse prime, utiliser du 3 nm sera intéressant,  peut-être utiliser du 5 nm pour le contrôleur mémoire et rester en 7 nm pour les I/O. Une hypothèse parmi tant d’autres, qui montre que notre vision de la conception des puces devient très différente. À cela s’ajoute le développement des solutions en 2,5D et 3D, où ce genre de technique pourrait y avoir un intérêt. De plus, la production en chiplet permettra de standardiser des unités de calcul précises, comme un iGPU, du calcul de ray tracing ou des optimisations pour le machine learning. Tout un tas de besoins qui font qu’au lieu d’avoir une seule solution de gravure, une multitude avec chacun ses avantages et inconvénients sera plus intéressant pour le consommateur. (source : Semi engineering)

 

tsmc futur wafer voyant

Mais bien entendu, une partie des suppositions pour ce futur tiennent de notre bouliche de cristal

0
Would love your thoughts, please comment.x
()
x