ddr5 schema canaux

DDR5 : la marche en avant est enclenchée !

L’arrivée de la DDR5 ne fait plus aucun doute. AMD devrait l’employer sur sa plateforme AM5 en 2022, même si la période reste à confirmer. Intel également devrait suivre, mais la DDR4 vit ses dernières années d’amour, de gloire et de beauté. En tout cas, le JEDEC, l’organisme qui s’occupe de légiférer et de donner les lignes directrices, vient d’entériner les spécifications de la DDR5.

 

Premièrement, les puces auront une capacité multipliée par 4, passant de 2 Go pièce à 8 Go, ce qui devrait permettre de populariser des barrettes de 32, 64, voire 128 Go, on parle même de modules de 2 To dans les capacités maximales ! Les fréquences, quant à elles, devraient enterrer la valeureuse DDR4 3200 devenue standardisée pour de la DDR5 6400, bien que les premiers jets sont attendus autour des 4.8 Gbps, soit de la DDR5 4800. Elle aura sa propre correction ECC (on die).

 

Autre changement, la tension. Elle glisse naturellement de 1.2 à 1.1 V, et aura son propre régulateur de tension. Nouveauté, chaque barrette de DDR5 possèdera un mode double canal en elle-même, avec deux canaux 32-bit indépendants, contrairement à la DDR4 qui en possède un seul 64-bit (par module). Le Burst Lenght, qui est globalement la largeur en données de chaque canal, passe de 8 à 16 octets, soit un total de 64 octets par opération.

 

ddr5 schema canaux

 

Vous comprenez donc qu’avec un kit de 2 barrettes, on aura donc 4×32-bit au lieu de 2×64-bit. Toutefois, puisque les canaux sont plus étroits qu’avec la DDR4, il faut donc trouver une astuce pour aider le transit des données à l’intérieur, et éviter l’embouteillage. Le nombre des banks géré par chaque barrette est doublé, passant de 4 à 8, limitant la perte de performance qui pourrait être liée à l’accès séquentiel à la mémoire et donc des deux canaux indépendants. Le rafraichissement de ces banks également sera plus fin, plus précis, par exemple certaines seront en cours d’usage et d’autres en cours de vidange, le but étant de les rendre plus rapidement disponibles pour éviter le ralentissement.

 

Au final, on devrait connaitre un vrai bond en performances, non seulement lié à la fréquence, mais aussi à l’architecture interne. On a déjà vu des samples expérimentaux de telles mémoires, voire des annonces de production chez SK Hynix, mais à présent c’est codifié, avec une mise à disposition théorique dans les 18 mois des modules de DDR5. Pour l’anecdote, DDR4 et DDR5 conservent les 288 brochages, mais avec un câblage que vous avez compris comme étant très différent !

 

demo ddr5 cadencela toute première, signée Cadence et Micron !